הדרך למעבדי 7nm

משלוח הדור הבא של השבבים הולך ונעשה קשה יותר, אך ההודעות בישיבת התקני האלקטרונים הבינלאומיים השבוע (IEDM) מראות כי יצרני השבבים מתקדמים באמת ביצירת מה שהם מכנים תהליכי 7nm. בעוד שמספרי הצומת הם אולי פחות משמעותיים מבעבר, הוא מראה שאמנם החוק של מור האט האט, הוא עדיין חי, כאשר השיפורים הגדולים הגיעו לדור הנוכחי של שבבי 14nm ו- 16nm. בפרט, בכנס השבוע הודיעו נציגי היציקים הגדולים (חברות שמייצרות צ'יפס לחברות אחרות) --TSMC וברית סמסונג, יבמ וגלובלפונדרס - על תוכניותיהם לייצור שבבים של 7 ננומטר.

TSMC (טייוואן Semiconductor Manufacturing Company), בית היציקה הגדול בעולם, הודיעה על תהליך של 7 ננומטר שלדבריו יאפשר קנה מידה של גודל 43 למות בהשוואה לתהליך הנוכחי של 16 ננומטר, ומאפשר מתים קטנים בהרבה עם אותו מספר טרנזיסטורים או יכולת להכניס הרבה יותר טרנזיסטורים למות באותו גודל. והכי חשוב, החברה אמרה כי הדבר מספק עלייה מהירה של 35-40 אחוז או הפחתת חשמל של 65 אחוזים. (שימו לב שהנתונים האלה חלים על הטרנזיסטורים עצמם; לא סביר שתראו הרבה שיפור כוח או מהירות בשבב המוגמר.)

באופן המרשים ביותר, החברה אמרה כי היא כבר מייצרת שבב בדיקת SRAM של 256 Mbit פונקציונלי לחלוטין, עם תשואות די טובות. על השבב, גודל התא של SRAM הקטן ביותר בצפיפות גבוהה הוא רק 0.027 מיקרומטר ² (מיקרון מרובע), מה שהופך אותו ל- SRAM הקטן ביותר עד כה. זה מצביע על כך שהתהליך עובד, ו- TSMC אמרה כי היא עובדת עם לקוחות כדי להביא לשבבים של 7 ננומטר שלהם לשווק בהקדם האפשרי. בית היציקה יתחיל בייצור של 10 ננומטר ברבעון הנוכחי, כאשר שבבים יועברו בתחילת השנה הבאה. דור 7nm אמור להתחיל בייצור בתחילת 2018.

בתוך כך, מרכז הננוטכנולוגיה באלבני (המורכב מחוקרים מבית יבמ, GlobalFoundries וסמסונג) דן בהצעותיו לשבב 7 ננומטר שלטענתו היה המגרש ההדוק ביותר (המרחב בין אלמנטים שונים בטרנזיסטורים) לכל תהליך שעוד הוכרז.

הברית אמרה כי תהליך ה- 7nm שלה יפיק את המגרשים הצפופים ביותר אי פעם, וכן יציע שיפור ניכר בתהליך ה- 10nm אותו חשפה לפני מספר שנים. אלה מגדילים כעת את הייצור בסמסונג, עם שבבים שיהיו זמינים בתחילת השנה הבאה. (GlobalFoundries אמרה כי היא תדלג על 10nm ותעבור ישירות ל- 7nm.) היא גם אמרה כי התהליך החדש יכול לאפשר שיפור בביצועים של 35 עד 40 אחוזים.

בתהליך הברית יש מספר הבדלים גדולים מזו של TSMC ומתוך צמתים קודמים. הבולט ביותר הוא מסתמך על ליטוגרפיה אולטרה סגולה אולטרה-סגולה (EUV) ברמות קריטיות מרובות של השבב, ואילו TSMC משתמשת בכלי ליטוגרפיה לטבילה של 193 ננומטר שנמצאים בשימוש מזה דורות, אם כי עם דפוסי רב יותר. (משמעות רב-דפוסי פירושו להשתמש בכלים מספר רב של פעמים על אותה שכבה, מה שמוסיף זמן ומגדיל פגמים; הקבוצה הציעה כי שימוש בליטוגרפיה קונבנציונאלית בתכנון זה ידרוש עד ארבע חשיפות ליטוגרפיה נפרדות בכמה שכבות קריטיות של השבב.) כתוצאה מכך, סביר להניח שלא יופק שבבים כאלה עד 2018-2019 לכל המוקדם, מכיוון שלא סביר שלכלי EUV יהיה התפוקה והאמינות הנדרשים עד אז.

בנוסף, הוא משתמש בחומרים חדשים בניידות גבוהה ובטכניקות מתח בתוך הסיליקון כדי לסייע בשיפור הביצועים.

גם בתכנון TSMC וגם בברית, מבנה התא הבסיסי הבסיסי לטרנזיסטור לא השתנה. הם עדיין משתמשים בטרנזיסטורים של FinFET ובשער גבוה K / מתכת - המאפיינים הגדולים ביותר של צומת התהליך האחרון.

בגלל עיכובים, אינטל הציגה לאחרונה דור שלישי לשבבי ה -14 ננומטר שלה, המכונה Kaby Lake, וכעת היא מתכננת לעקוב אחרי זה גם עם עיצוב סלולרי של 10 ננומטר בהספק נמוך שנקרא Cannonlake שייצא בסוף השנה הבאה ועוד 14 ננומטר. עיצוב שולחן עבודה המכונה קפה לייק. אינטל טרם חשפה פרטים רבים על תהליך ה -10 ננומטר שלה מלבד לומר שהיא מצפה לקנה מידה טוב יותר של טרנזיסטורים מכפי שהיסטורית הצליחה להשיג וכי היא תשתמש בליטוגרפיה קונבנציונלית.

דבר אחד שיש לשים לב: בכל המקרים האלה, למספרי הצמתים, כמו 7nm, כבר אין קשר אמיתי למאפיין פיזי כלשהו בשבבים. אכן, מרבית הצופים חושבים שצומת ה- 16nm הנוכחי של TSMC וצומת ה- 14nm הנוכחי של סמסונג הם מעט צפופים יותר מאשר הצומת של 22 אינטר של אינטל, שהחל לייצר נפח גבוה בשנת 2011, והם פחות צפופים מאשר הצומת של 14nm של אינטל, שהחל לשלוח בנפח בתחילת 2015 רוב התחזיות אומרות כי צמתי ה- 10nm הקרובים עליהם מדברים TSMC וסמסונג יהיו מעט טובים יותר מייצור ה- 14nm של אינטל - כאשר אינטל עשויה להחזיר את ההובלה עם צומת משלה של 10nm.

כמובן, לא נדע באמת כמה טוב כל התהליכים הללו עובדים ואיזה סוג של ביצועים ועלות נקבל עד שהשבבים בפועל יתחילו למשלוח. זה אמור להפוך את 2017 ומעבר לשנים מעניינות מאוד עבור יצרני השבבים.

מה הסיכוי שאתה ממליץ על PCMag.com?