תהליך 10nm של אינטל: זה יותר מסתם קנה מידה של שבבים

בסדרת מצגות אתמול, אינטל מסרה פרטים רבים נוספים על תהליך ה- 10 ננומטר הקרוב שלה לייצור מעבדים מתקדמים, חשפה תהליך FinFET חדש 22nm המיועד להספק נמוך יותר ולמכשירים נמוכים יותר, הציעה מדד חדש להשוואה בין צמתי שבבים, ובאופן כללי דחף את הרעיון ש"חוק מור חי וקיים ". מה שהכי בלט אותי היה הרעיון שלמרות שמעבדים ימשיכו להיות צפוף יותר , הקושי והעלות של צמתי התהליכים החדשים יאלצו לחשוב מחדש על אופן ביצוע השבבים בעתיד.

מארק בוהר, אינטל בכיר עמית ומנהל ארכיטקטורת תהליכים ואינטגרציה, נתן את המגרש הרגיל של אינטל לגבי הדרך בה הוא מוביל את ענף המוליכים למחצה בטכנולוגיית תהליכים. לדבריו, אינטל ממשיכה להשיג הובלה של שלוש שנים על פני מתחרותיה, למרות שמוצרי השבבים כמו סמסונג ו- TSMC נמצאים בעיצומה של הפעלת מה שהם מכנים תהליכים של 10 ננומטר לפני שמוצרי ה- 10nm של אינטל יצאו לקראת סוף השנה. בוהר אמר כי אינטל הציגה את מרבית ההתקדמות העיקרית בתעשייה ב -15 השנים האחרונות, כולל סיליקון מתוח, שער מתכת גבוה K וטרנזיסטורים FinFET (שאותה כינתה אינטל במקור Tri-Gate, אם כי מאז חזרה לשימוש בשם הסטנדרטי בתעשייה).

בוהר אמר שמספרי הצמתים המשמשים את כל היצרנים כבר אינם משמעותיים, ובמקום זאת קרא למדידה חדשה המבוססת על ספירת הטרנזיסטורים המחולקת לפי שטח התא, כאשר תאי NAND סופרים 60 אחוז מהמדידה ו- Scan Flip-Flop תאי לוגיקה סופרים 40 אחוז (למען האמת, הוא מתכוון לא לתאי זיכרון הבזק של NAND, אלא לשערי היגיון של NAND או "שליליים ו-"). זה נותן לך מדידה בטרנזיסטורים למילימטר רבוע, ובוהר הראה גרף המשקף את השיפורים של אינטל בקנה מידה כזה, שנע בין 3.3 מיליון טרנזיסטורים / מ"מ ² ב 45 ננומטר ל 37.5 מיליון טרנזיסטורים / מ"מ 2 ב 14 ננומטר, ועוברים ליותר מ 100 מיליון טרנזיסטורים. / מ"מ ² ב 10 ננומטר.

בשנים האחרונות אינטל משתמשת בגובה תאימות המגרש בגובה תאים לוגיים כמדידה, אך בוהר אמר כי הדבר כבר לא תופס את כל ההתקדמות שעשתה אינטל. הוא אמר שמדד זה נותר שיטה יחסית טובה של השוואה, אבל לא נתנו מספר קשה.

בוהר אמר שלמרות שהזמן בין צמתים התארך - אינטל כבר לא מסוגלת להציג צמתים חדשים כל שנתיים - החברה מסוגלת להשיג קנה מידה טוב יותר מהאזור הרגיל, אותו מכנה אינטל ". קנה מידה יתר "הוא הראה תרשים שממחיש כי הן 14nm והן 10nm אינטל הצליחה להפוך את אזור ההיגיון ל- 37 אחוז מגודל אזור ההיגיון בצומת הקודם.

בוהר ציין כי חלקים אחרים במעבד - במיוחד זיכרון גישה סטטית ומעגלי קלט פלט - אינם מתכווצים באותו קצב כמו טרנזיסטורים לוגיים. כשהוא משלב את הכל ביחד, אמר כי השיפורים בקנה מידה יאפשרו לאינטל לקחת שבב שהיה דורש 100 מ"מ ² במהירות 45 ננומטר ולהפוך שבב שווה ערך ל -7.6 מ"מ ^{2 בלבד} ב -10 ננומטר, בהנחה שאין שינוי בתכונות. (כמובן, בעולם האמיתי, כל דור אחר כך של שבב אכן מוסיף תכונות נוספות.)

סטייסי סמית ', סמנכ"ל הייצור, התפעול והמכירות של אינטל, אמר כי כתוצאה מכך, למרות שזה לוקח זמן רב יותר בין צמתים, ההיקף הנוסף הביא לאותה שיפורים בשנה החולפת בה נרשמה שנתיים לשעבר. קצב רוח שסופק לאורך זמן.

רות מוח, אינטל עמית ומנהל הטכנולוגיה והאינטגרציה של חיבורי הקשרים, דיברו על הטכנולוגיה הקיימת של 14 ננומטר של החברה, שהחלה בייצור בשנת 2014, ואמר שהיא דומה בצפיפות למוצרי ה- 10 ננומטר שאחרים מתחילים לשלוח השנה.

היא הסבירה כיצד התהליך הזה הציג " קנה מידה יתר "בחלקו על ידי שימוש בטכניקה רב-דפוסית יעילה יותר ליצירת תכונות עדינות יותר מקווי 80 ננומטר בערך שסרקי ההטלה הנוכחיים של 193 ננומטר יכולים ליצור במעבר יחיד. אינטל אמרה כי באמצעות טכנולוגיה שנקראת" דפוס כפול יישור עצמי "(SADP), ולא בשיטת Litho-Etch-Litho-Etch בה משתמשים יצרנים אחרים, היא יכולה להשיג תוצאות מדויקות ועקבית יותר, מה שמוביל לתשואות וביצועים טובים יותר.

בסך הכל, המוח אמר שהשימוש ב- קנה מידה יתר התוצאה היא פי 1.4 יותר יחידות לדולר ממה שמאפשרת קנה המידה המסורתי, וכתוצאה מכך שווה ערך לחיסכון שביצעה אינטל הייתה מקבלת את הענף בין 300 מ"מ ל -440 מ"מ סיליקון ופלים (מתג שהיה נרחב מדובר, אך נראה שננטש לעת עתה).

Kaizad Mistry, סמנכ"ל תאגיד ומנהל משותף בפיתוח טכנולוגיות לוגיות, הסביר כיצד קנה מידה יתר נעשה שימוש בטכניקות בגודל 10nm ומסרו פרטים נוספים על תהליך ה- 10nm של החברה, אותו תיאר כ"דור מלא לפנינו "של טכנולוגיות אחרות של 10nm. בסך הכל אמר כי הצומת של 10 ננומטר יספק שיפור של 25 אחוז בביצועים באותה הספק או הפחתה של כמעט 50 אחוז בהספק באותה ביצועים בהשוואה לצומת 14nm.

Mistry תיאר את התהליך של אינטל כשימוש במגרש שער של 54 ננומטר וגובה תא של 272 ננומטר, כמו גם גובה סנפיר של 34 ננומטר ומידת מתכת מינימלית של 36 ננומטר. בעיקרו של דבר, הוא אמר שזה אומר שיש לך סנפירים שגובהם 25 אחוז ו -25 אחוז מרוחקים יותר מאשר 14nm. בחלקו, הוא אמר, הדבר הושג באמצעות "דפוסי מרובע מיושרים בעצמם", תוך נקיטת תהליך שפיתחה אינטל עבור דפוס רב-טווח של 14 ננומטר והארכתו ביתר שאת, ומאפשרת תכונות קטנות יותר. (אבל אני מציין שנדמה שזה מעיד שמגרש השער אינו קנה מידה מהיר כמו בדורות הקודמים.)

שניים חדשים קנה מידה יתר ההתקדמות סייעה גם היא, אמר. הראשון שבהם הוא "קשר נגמר פעיל משמע ", כלומר המיקום בו חוצה שער א סנפיר ליצור טרנזיסטור נמצא עכשיו ישירות למעלה ולא ממש מתחתיו. לדבריו, הדבר מעניק עוד 10 אחוזים גודל קנה מידה מעל קנה המידה של המגרש. הטכניקה השנייה, שלדברי מיסטי שימשה בעבר אך לא עם טרנזיסטורים של FinFET, מכונה "שער דמה יחיד." בדור ה -14 ננומטר, הוא אמר, לטרנזיסטורים של אינטל היו "שערי דמה" מלאים בקצה כל תא היגיון; עם זאת, בשעה 10nm, אמרה מיסטרי שיש רק חצי שער דמה בכל קצה. זה מספק עוד 20 אחוזים תועלת בהיקף האיזור, הוא אמר.

יחד, אמר מיסטי, טכניקות אלה מאפשרות שיפור של 2.7x בצפיפות הטרנזיסטור, ומאפשרות לחברה לייצר למעלה ממאה מיליון טרנזיסטורים למילימטר רבוע.

Mistry גם הבהירה כי בדומה ל- 14 ננומטר, משך הזמן המורחב בין צמתי התהליך מאפשר לחברה לשפר מעט את כל הצומת בכל שנה. Mistry תיאר במונחים כלליים תוכניות לשני צמתים נוספים לייצור 10 ננומטר עם ביצועים משופרים. (מצאתי את זה מעניין - וקצת מדאיג - שלמרות שהתרשימים הללו מראים את צמתי ה- 10nm שברור שדורשים פחות כוח מאשר הצמתים של 14nm, הם מציעים כי צמתי ה- 10nm הראשונים לא יציעו ביצועים רבים כמו 14nm האחרונים).

לדבריו, תהליך + 10nm ++ יספק ביצועים טובים יותר של 15 אחוזים באותה הספק או הפחתת כוח של 30 אחוזים באותה ביצועים בהשוואה לתהליך המקורי של 10nm.

בהמשך, מורטי רנדוצ'ינטלה, נשיא לקוח וקבוצת IoT העסקים והארכיטקטורה של מערכות, היה מפורש יותר, ואמר שמוצרי הליבה מכוונים לשיפור ביצועים טובים יותר מ- 15 אחוזים מדי שנה ב"קצב מוצר שנתי ".

בוהר חזר לתאר תהליך חדש בשם 22 FFL, כלומר עיבוד 22nm באמצעות FinFETs בעלי דליפות נמוכות. לדבריו, תהליך זה מאפשר הפחתה של עד 100X של דליפת החשמל בהשוואה למישור הרגיל טכנולוגיה, והיה לי גבוה יותר צפיפות מכל תהליך אחר של 22 ננומטר, יחד עם האפשרות של FinFETs עם ביצועים גבוהים יותר. המעניין כאן הוא שעיצוב שבבים יכול להשתמש בשני סוגים שונים של טרנזיסטורים בתוך שבב יחיד; טרנזיסטורים בעלי ביצועים גבוהים לדברים כמו עיבוד יישומים וטרנזיסטורים בעלי זליגה נמוכה למעגלים מחוברים תמיד-על-תמיד.

יתכן וזה מתוכנן להתחרות בתהליכים אחרים של 22 ננומטר, כגון תהליך ה- FDX (סיליקון-על-מבודד) של Global Foundries. נראה כי הרעיון הוא שעל ידי מעבר עם 22nm, אתה יכול להימנע מהדפסות הכפולות וההוצאות הנוספות שצמתים צמודים יותר דורשים, אך עדיין להשיג ביצועים טובים.

רנדוצ'ינטלה דיברה על כך שיצרנית מכשירים משולבת (IDM) - חברה שמתכננת גם מעבדים וגם יצרנים אותם - לאינטל יש את היתרון של "מיזוג בין טכנולוגיית תהליכים ופיתוח מוצר." החברה מסוגלת לבחור מבין מספר סוגים של טכניקות IP וטכנולוגיות תהליכים, כולל בחירת טרנזיסטורים המתאימים לכל חלק בעיצוב שלה, אמר.

מה שמצאתי הכי מעניין היה הדיון שלו על איך עיצוב המעבדים עובר מליבה מונוליטית מסורתית לעיצוב "ערבוב והתאמה". הרעיון של ליבות הטרוגניות אינו חדש, אך הרעיון של יכולת להיות חלקים שונים של מעבד בנויים על גבי מתים באמצעות תהליכים שונים שכולם קשורים זה לזה יכול להיות שינוי גדול.

מה שמאפשר זאת הוא הגשר המוטבע בין חיבורי קישור (EMIB) שאותו אינטל החלה לשלוח עם טכנולוגיות ה- Stratix 10 FPGA האחרונות שלה ושוחחה על שימוש במוצרי שרת Xeon בעתיד ביום המשקיע האחרון שלה.

Renduchintala תיאר עולם עתידי בו במעבד עשויים להיות ליבות מעבד ו- GPU המיוצרים בתהליכים האחרונים והצפופים ביותר, עם דברים כמו רכיבי IO ותקשורת שלא נהנים כל כך מהצפיפות המוגברת. ב תהליך קודם, ודברים אחרים על צמתים ישנים עוד יותר. כל המתים הללו יחוברו באמצעות גשר EMIB זה, המאפשר חיבורים מהירים יותר מחבילות מסורתיות בעלות מספר רב-שבב, אך הוא בעלות נמוכה יותר בהשוואה לשימוש במעבד סיליקון.

אם כל הדברים האלה יתקיימו, כל המסגרת של המעבדים החדשים עשויה להשתנות. החל מקבל מעבד חדש המיוצר כולו בתהליך חדש כל כמה שנים, אנו עשויים לכיוון עולם הכרוך בשינוי הדרגתי בהרבה של טכנולוגיית התהליכים בחלקים בלבד של השבב. זה גם פותח את האפשרות להוסיף עוד דברים רבים לשבב עצמו, משילוב IO נוסף רכיבים, לסוגים שונים של זיכרון. בטווח הרחוק זה יכול לסמן שינויים גדולים באופן שבו השבבים - והמערכות שהם מפעילים - עובדים.

מייקל ג'יי מילר הוא מנהל המידע הראשי בחברת זיף ברדרס השקעות, חברת השקעות פרטית. מילר, שהיה העורך הראשי של מגזין PC משנת 1991 עד 2005, כותב את הבלוג הזה ל- PCMag.com כדי לחלוק את מחשבותיו על מוצרים הקשורים למחשבים אישיים. אין ייעוץ בנושא השקעות בבלוג זה. כל החובות נשללות. מילר עובד בנפרד עבור חברת השקעות פרטית אשר עשויה בכל עת להשקיע בחברות שמוצריהן נדונים בבלוג זה, ולא תיחשף גילוי על עסקאות ניירות ערך.