אחד הדברים הגדולים בכנס מעגלי המוצקים הבינלאומי של מוצק השבוע (ISSCC) היה דיון כיצד התעשייה תיצור מעבדים בגובה 10 ננומטר ומטה, והאם יעשה זאת יהיה משתלם.
עמית בכיר באינטל, מארק בוהר, נשא שיחה מכוסה מאוד בפאנל, שם חזר על אמונתו של אינטל כי החוק של מור - הרעיון שצפיפות השבבים יכולה להכפיל בכל דור מצליח - נמשך. כפי שאמרה אינטל בעבר, בוהר אמר שהוא מאמין שהיא יכולה לייצר שבבים בגודל 10 ננומטר ואפילו 7 ננומטר באמצעות כלי ליטוגרפיה קיימים, אם כי היא בהחלט תרצה שיהיו כלי ליטוגרפיה אולטרה סגולה (EUV) מוכנים לשימוש עבור 7 ננומטר.
הנקודה הגדולה שלו הייתה שהמשיכה בקנה מידה תמיד מצריכה חידושים חדשים בתהליכים ועיצוב (כמו הכנסת חיבורי נחושת, סיליקון מתוח, שער K / מתכת גבוה וטכנולוגיית FinFET), וכי יהיה צורך בחדשנות נוספת כדי להמשיך קנה המידה ל 10 ו 7nm ומטה. אך הוא לא מסר פרטים חדשים באילו שינויים בתהליך, בחומרים או במבנים בהם אינטל תשתמש בצמתים החדשים.
בניגוד לחלק מהדיווחים שפורסמו, בוהר לא ממש אישר כי אינטל תשלח 10nm חלקים בשנת 2016. (בהתחשב בעובדה שאינטל שלחה את שבבי 14 הננומטר הראשונים בסוף 2014, משלוח 10nm בשנה הבאה יתאים לקצב העומס של שנתיים בתהליך צמתים; כששאלתי את מנכ"ל אינטל, בריאן קרזניץ ', האם ההתקדמות של שנתיים תימשך, הוא אמר כי אינטל מאמינה שזה יכול.) תהליך 14 ננומטר של אינטל התפתח איטי מהצפוי, ובעוד בוהר אמר כי קו הטיס של 10 ננומטר מציג שיפור של 50 אחוזים בתהליך התפוקה בהשוואה למקום בו 14 ננומטר הייתה באותה נקודה בהתקדמותה, החברה לא רוצה להתחייב איתנה.
לבוהר היה ברור כי הוא ציפה שלא רק שינוי גודל השבבים יימשך, אלא שלמרות שעלות ייצור כל רקיק תמשיך לעלות, צפיפות הגדלת הטרנזיסטורים תספיק כך שעלויות הייצור של אינטל לטרנזיסטור ימשיכו לרדת מספיק בכדי לגרום לזה כדאי להמשיך בקנה מידה. הוא אמר את זה בעבר, אבל זה מנוגד לחברות אחרות שהיו ספקניות יותר.
הוא ציין כי ההיסטוריה של עיצוב השבבים כוללת יותר ויותר אינטגרציה, עם עיצובים מודרניים של מערכת על גבי שבב (SoC) שמשלבים כעת דברים כמו רמות כוח שונות, רכיבים אנלוגיים ומערכות פלט קלט גבוה. העתיד עשוי להשאיל את עצמו לשבבי 2.5D (כאשר חיבורים נפרדים מחוברים דרך אוטובוס פנימי על החבילה) או אפילו שבבי תלת מימד (כאשר vias או TSVs דרך סיליקון מחברים מתים רבים על שבבים.) הוא אמר שמערכות כאלה יהיו טובות למערכת שילוב, אך גרוע בעלויות נמוכות.
בוהר אמר כי שבבי תלת ממד עם TSVs לא באמת עובדים עבור מעבד עם ביצועים גבוהים מכיוון שאתה לא יכול להשיג צפיפות TSV מספקת או להתמודד עם הבעיות התרמיות, וכי אפילו ב- SoCs ניידים, שבהם זה אפשרי יותר מבחינה טכנית, זה לא באמת נעשה שימוש עדיין מכיוון שזה מוסיף עלות רבה מדי.
לספקים אחרים היו נקודות מבט שונות, כפי שניתן היה לצפות.
קינם קים, נשיא סמסונג אלקטרוניקה ציין כי הצפיפות - מספר הטרנזיסטורים לאזור השבבים - המשיכה לגדול.
אבל הוא גם ציין כי אנו מתקרבים למגבלה תיאורטית במהירות של 1.5 ננומטר, וכי עם EUV בשילוב הדפסת דפוס מרובע, ניתן תיאורטית להגיע ל 3.25nm. אבל הוא ציפה שכדי להגיע לשם, התעשייה תזדקק לכלים, מבנים וחומרים חדשים.
למשל, הוא הציע כי סמסונג עשויה להעביר את הייצור ההיגיוני שלה מ- FinFETs (אותם אינטל החלה לייצר לפני מספר שנים, וסמסונג רק התחילה למשלוח) לאנשי קשר של שערים וסביבתה של Nanowire סביב 7nm, ואחריה FETs מנהרות. בשלב זה, החברה שוקלת גם חומרים חדשים. הוא ציין כי טכנולוגיית DRAM ו- NAND כבר כוללת תכונות חדשות רבות, כולל ייצור תלת מימד.
אמנם TSMC יציקה מובילה לא העניקה מצגת טכנולוגית ספציפית, אך היא גם עובדת על חומרים ומבנים חדשים שכן היא קוראת את פיתוח ייצור ה- 16nm שלה השנה, ועל צמתים עתידיים הבאים.
התעניינתי במיוחד בהשקפה שונה במקצת לכיוון הענף אליו ניתנה סאת סוטרג'ה, מנכ"ל קבוצת מארוול טכנולוגיה.
הוא התלונן כי עלות יצירת "מסכה" (התבנית ליצירת שבב) הייתה יותר מהכפילה של כל דור, וכי בשיעורים הנוכחיים היא יכולה להגיע עד 10 מיליון דולר עד 2018. כתוצאה מעלויות המסכה הללו ו מחקר ופיתוח, הוא אמר, ביצוע של SoC בטכנולוגיית FinFET הנוכחית רק הגיוני אם נפח החיים הכולל של השבב יהיה גדול מאוד - 25 מיליון יחידות ומעלה. עם זאת השוק כל כך מקוטע, לרוב החברות יש נפח גדול מספיק.
סוטרדג'ה אמר כי ל- SoCs הניידים הנוכחיים יש "יותר מדי אינטגרציה לטובתנו", וציין כמה מהתכונות שמשולבות בשבב נייד (כגון חיבורי הקלט / פלט של Southbridge, אפשרויות קישוריות ל- Wi-Fi ו- Bluetooth, והמודם) עדיין אינם משולבים במעבדי שולחן עבודה וניידים.
במקום זאת, הוא הציע את המעבר לתעשייה למה שכינה MoChi (עבור Chip Modular), שיכלול מושג דמוי לגו של חיבור רכיבים בודדים ל"- SoC וירטואלי ". זה, לדבריו, יאפשר הפרדה בין פונקציות מחשוב ואי מחשוב, כאשר פונקציות ה- CPU וה- GPU המיוצרות בצמתים המתקדמים ביותר ופונקציות אחרות בצמתים שונים ופחות יקרים. רכיבים אלה יחוברו דרך חיבור מקשר שיהווה שלוחה של אוטובוס AXI. זה רעיון מעניין, במיוחד עבור הספקים הקטנים יותר, אם כי הרבה חברות כנראה יצטרכו לעלות על הסיפון כדי להפוך את זה לסטנדרט בר-קיימא.
ההגעה לשבבים חדשים וטובים יותר מעולם לא הייתה קלה, אך היא נראית קשה כעת יותר ממה שהייתה, ובוודאי יקרה יותר. התוצאה עשויה להיות פחות מתחרים וזמן ארוך יותר בין צמתים, אך עדיין נראה כי שינוי גודל השבבים יימשך.
