וִידֵאוֹ: ª (נוֹבֶמבֶּר 2024)
תוך שהיא מוסרת מעט מאוד פרטים על תוכניות הייצור העתידיות שלה, אינטל השתמשה בפגישת המשקיעים שלה בשבוע שעבר כדי להדגיש מחדש עד כמה היא רואה בחוק מור, ההצהרה של המייסד גורדון מור כי צפיפות השבבים תכפיל כל שנתיים. החברה דיברה על כך שתהליך הייצור בגודל 14 ננומטר, המשמש כיום ל Core M שלה וקווי Broadwell רחבים יותר צפויים, הציג את גודל ההיקף של דור מלא ואמר כי היא צופה שינוי גודל דומה מצמתים 10 ו- 7 ננומטר העתידיים, למרות הגדלת הוצאות ההון הנחוצות ב כל צומת.
המנכ"ל בריאן קרזניץ 'החל את הפגישה בשיחה על כך שהחוק של מור יגיע לציון 50 שנה בשנה הבאה ואמר שהוא נותר אחד מהצווים האסטרטגיים העיקריים לחברה. "תפקידנו להמשיך ולהמשך זמן רב ככל האפשר, " אמר.
אבל זה נפל בעיקר על ביל הולט (למעלה), המנהל הכללי של קבוצת הטכנולוגיה והניהול, כדי להסביר איך החברה תגיע לשם.
הולט ציין את הבעיות שהיו לאינטל עם הטמעת הטכנולוגיה של 14 ננומטר, וציין שלקח יותר מ -2.5 שנים כדי לקבל את התהליך של 14 ננומטר על תשואה טובה, במקום הקצב של שנתיים רגילה. נכון לעכשיו, התשואה של 14 ננומטר עדיין אינה טובה כמו שהחברה משיגה 22nm, אך היא "נמצאת בטווח בריא" והיא מתחילה להתכנס עם התהליך הקודם, שלדבריו היה התהליך הניב הגבוה ביותר של אינטל אי פעם. כתוצאה מכך, לדבריו, עלויות ייצור החלקים הללו מעט גבוהים יותר ברבעון הרביעי, שישפיע על השוליים בתחילת השנה הבאה, אך כי הוא ציפה כי ישתנה בהמשך 2015. "הפחתת עלויות אמיתית נותרה אפשרית בסביבה עתירת הון. "אמר הולט.
בעקבות כמה מהמצגות שראיתי בפורום המפתחים של אינטל לפני מספר חודשים, הולט הסביר מדוע הצומת של 14 ננומטר הוא הצטמקות אמיתית, אפילו כשהוא הסכים שהנושא של 14 ננומטר חסר משמעות. "אין שום דבר שיש בו 14, " אמר.
אך בהשוואה לקודמו של Haswell בן 22 ננומטר, המגרש בין סנפירים בעיצוב FinFET הצטמצם ל 0.70x (מה שהוא ציין היה המטרה, מכיוון שצמצום של 30 אחוז בכל ממד יביא לחצייה מלאה של שטח של למות, בהנחה שהיה לו אותו מספר טרנזיסטורים), אך כי מישור השער הצטמק רק ל 0.78x. אבל, הוא ציין, כי המגרש הקשרים בין החיבורים גדל יותר מהרגיל ל -0.65x (מ- 80 ננומטר ל -52 ננומטר) והשילוב הופך את השבב המלא לקרוב לקטן ב -50 אחוז (כל שאר הדברים שווים). הוא ציין שהדבר משתנה בחלקים השונים של השבב, כאשר קנה המידה של SRAM גדל ב 0.54x, אך הקשרים והגרפיקה מראים גודל גדול יותר.
כדי להפוך את העבודה הזו, אינטל יצרה טרנזיסטורים מסנפירים פחות, הדוקים וארוכים יותר כדי ליצור את הטרנזיסטורים. במילים אחרות, לא רק שהסנפירים התקרבו זה לזה, הם כבר ארוכים יותר.
שינויים אחרים בגרסה זו כוללים את השימוש הראשון של אינטל בפערי אוויר "מכוונים" בין רכיבים, מה שמאפשר ביצועים טובים יותר של חיבורי קישור.
בהשוואה לשבב ברודוול 14nm לגירסת Haswell 22nm, הולט אמר כי לשבב החדש יש 35 אחוז יותר טרנזיסטורים - 1.3 מיליארד דולר - אך הוא קטן ב -37 אחוז, כך שהוא מראה על עלייה של 2.2x בצפיפות הטרנזיסטור כשהטרנזיסטורים הנוספים הולכים לעבר דברים כמו שיפור ביצועי גרפיקה.
בסך הכל, הוא אמר, אתה צריך "ממש להשיג קנה מידה" כדי להפחית עלויות - אזור בו הולט אמר שהוא מאמין כי אינטל מקדימה את המתחרים כמו סמסונג וטייוואן Semiconductor Manufacturing Corp. (TSMC). לדבריו, העלות לטרנזיסטור עדיין צונחת והיא אפילו מעט מתחת לקו המגמה ההיסטורי במהירות של 14 ננומטר, וחזה שהוא ימשיך להיות מתחת לקו במהירות 10nm וב 7nm. וכן, לדבריו, הצמתים החדשים יספקו לא רק עלות, אלא גם שיפורי ביצועים. לפחות דרך השעה 7nm, הוא אמר, "אנחנו יכולים להמשיך לספק את ההבטחות לחוק מור."
במצגת אחרת הסביר מנהל הכספים הראשי סטייסי סמית את העלות הגבוהה של הגעה לכל צומת חדש, והראה את הוצאות ההון היחסי הדרושות לייצור כל צומת. הוא אמר שזה הולך ונעשה אינטנסיבי יותר.
הוא ציין כי היה "uptick" בעלויות החל מ- 22 ננומטר, בגלל ההכרח של ריבוי דפוסים (הצורך להשתמש בליטוגרפיה מספר פעמים בשכבות מסוימות של המות), אך אמר שמספר התחלות הוופל ירד. מאז הצומת של 32 ננומטר מכיוון שגודל הממות המשוקלל הממוצע כעת קטן יותר. בסך הכל, הצומת של 14 ננומטר הוא אינטנסיבי בהיקף של כ -30 אחוז מהדור הקודם, אך השבב הבסיסי קטן ב -37 אחוזים.
בסך הכל, אינטל תשקיע כ -11 מיליארד דולר בהוצאות הון בשנת 2014 עם תוכניות להוציא כ -10.5 מיליארד דולר בשנת 2015. כ -7.3 מיליארד דולר מההוצאה לשנת 2014 נועדה לבניית כושר ייצור, כאשר השאר יעבור למחקר ופיתוח לצמתים עתידיים פיתוח ופלים של 450 מ"מ והוצאות עסק טיפוסיות כמו בנייני משרדים ומחשבים.
ההוצאות הן כה רבות, אמר, שבחלק מהסיבה לכך יש כיום רק ארבע חברות בעולם המייצרות ייצור לוגיקה מוביל: אינטל, Global Foundries, Samsung ו- TSMC.
בשאלות לאחר הצגתם, מנהלי אינטל הקפידו שלא למסור מידע רב מדי. כשנשאל על עלויות ועל האפשרות לעבור לליטוגרפיה של EUV, הולט אמר כי תרשים העלויות היה "דו משמעי בכוונה" מכיוון שהם לא יודעים כמה רחוק מהעלות ההיסטורית לקו טרנזיסטור יהיו הצמתים הבאים. הוא אמר שהוא מאמין שהם יכולים לרדת מתחת לקו בלי EUV, "אבל אני לא רוצה."
Krzanich אמר כי החברה חושבת שהיא מסמנת יותר מדי מכוונותיה לתעשייה בנוגע לתוכניות של 14 ננומטר, ולכן "נהיה קצת יותר זהירים בשחרור מידע" על צמתי ייצור חדשים. הוא לא היה מתחייב להקמתה של חברת Tick / Tock המוכרת של שחרור צומת תהליכים שנה וארכיטקטורה חדשה בשנה שלאחר מכן, אף כי סמית 'אמר שהחברה מצפה להיות על "קצב קדמי רגיל" ו"מדברים על 10 nm במהלך 12 או 18 החודשים הבאים במידת הצורך."
תלת מימד NAND והדרך ל- 10TB SSDs
בתחום טכנולוגי אחר, רוב קרוק, מנהל כללי בקבוצת פתרונות הזיכרון הלא נדיפים של אינטל (לעיל), דן בטכנולוגיית תלת מימד חדשה בייצור שבבי פלאש של NAND המשמשים במכשירי SSD ובמכשירים דומים. הוא הציע שמכשירי מצב מוצק הם "רק בתחילת עקומת האימוץ" ואמר כי נתונים רוצים להיות קרובים יותר למעבד עם כלכלה כל כך שמפרידה ביניהם.
הוא ציין כי אינטל עשתה את ה- SSD הראשון שלה - מודל של 12 מגה-בייט - כבר בשנת 1992 ואמר כי הטכנולוגיה הנוכחית צפופה פי 200, 000 כיום. הטכנולוגיה הנוכחית של אינטל - שפותחה במיזם משותף עם מיקרון - יצרה שבב זיכרון NAND בנפח 256 גיגה-בייט בטכנולוגיית תלת מימד. בטכנולוגיה זו, הזיכרון מוחזק בקוביות טרנזיסטורים במקום העיצוב המסורתי "לוח השעון" וכולל 32 שכבות של חומרים עם כ -4 מיליארד חורים לאחסון החלקים. כתוצאה מכך, הוא אמר, אתה יכול ליצור שטח אחסון של 1 טרה-בתים בערך 2 מ"מ ויותר מ -10 טרה-בתים בגורם מסורתי של SSD.
בנוסף לגודל הקטן, קרוק אמרה כי SSDs הציעו שיפורי ביצועים עצומים, ואמרו שאורך 4 אינץ 'של NAND יכול לספק 11 מיליון IOPS (פעולות קלט / פלט בשנייה), אשר בדרך כלל ידרשו 500 רגל של אחסון בכונן הקשיח המסורתי. (הוא ציין כי בעוד שכוננים קשיחים ממשיכים להיות צפופים יותר, הם לא ממש הגיעו למהירות.)
